IC术语速查

Posted on In ,
IC行业术语速查手册，持续更新
A B C D E F G H I J K L M
N O P Q R S T U V W X Y Z

A

assembly

  • 释义：封装组装；装配
  • 场景：后段制造（Back-end）、封装流程、OSAT
  • 说明：将晶圆切割后的裸片安装到封装载体并完成引线连接与封装。是芯片出厂前的重要制造步骤。
  • 例句：After wafer dicing, the dies are sent to assembly for packaging.

B

bypass

  • 释义：旁路；直通；绕过
  • 场景：流水线前递（forwarding）、数据通路优化、测试模式
  • 说明：使信号或数据跳过正常处理路径，直接送达目标模块以减少延迟或避免冲突。常用于解决流水线数据相关问题。
  • 例句：The processor uses a bypass network to forward results and prevent read-after-write hazards.

baking

  • 释义：高温烘烤；老化烘烤
  • 场景：可靠性测试、封装工艺、数据保持验证（Flash retention）
  • 说明：在高温条件下加速老化过程以评估器件长期可靠性。常用于验证存储数据保持能力或封装稳定性。
  • 例句：Data retention is verified after high-temperature baking at 125 °C.

boundary

  • 释义：边界；界限
  • 场景：IP 宏块、Floorplan、版图分区、接口划分
  • 说明：定义模块或区域的物理或逻辑分界线。用于隔离布局、布线及规则约束。
  • 例句：No standard cells are allowed inside the memory macro boundary.

blockage layer

  • 释义：阻挡层；禁布层
  • 场景：版图约束、宏块保护、P&R
  • 说明：用于禁止指定层的放置或布线进入某区域。防止破坏 IP 内部结构或性能。
  • 例句：The analog macro is protected by a routing blockage layer on upper metals

bit order

  • 释义：位序；比特顺序
  • 场景：串行通信、存储读写、数据格式定义、接口协议
  • 说明：规定数据中各比特传输或存储的先后顺序（如 MSB-first 或 LSB-first）。直接影响数据解析结果。
  • 例句：The SPI interface transmits data in MSB-first bit order.

bidirectional

  • 释义：双向的（可输入也可输出）
  • 场景：IO 引脚、总线接口（如 I²C）、三态缓冲器
  • 说明：信号可在两个方向上传输，由控制逻辑决定当前方向。常通过三态驱动实现。
  • 例句：The SDA line in I²C is a bidirectional signal controlled by open-drain drivers.

C

D

dedicated

  • 释义：专用的
  • 场景：专用硬件单元、专用通道、专用资源（如专用乘法器、专用总线、专用存储器）
  • 说明：表示资源被固定分配给某一功能或模块，不与其他用途共享
  • 例句：A dedicated DMA engine is used to transfer data without CPU intervention.

density

  • 释义：密度（通常指存储密度或集成度）
  • 场景：存储器容量、标准单元布局、工艺节点评估
  • 说明：表示单位面积内可容纳的存储单元或逻辑数量。直接影响芯片面积与成本。
  • 例句：Advanced process nodes enable higher SRAM density for on-chip caches.

disturb

  • 释义：干扰；扰动（常指存储单元受影响）
  • 场景：Flash/EEPROM 可靠性、读干扰（read disturb）、写干扰（program disturb）
  • 说明：某单元的操作对邻近单元状态造成非预期影响。可能导致数据退化或错误。
  • 例句：Repeated reads may cause read disturb in adjacent Flash cells.

diagonal bitmap

  • 释义：对角位图；对角映射图
  • 场景：存储器测试、地址映射、故障定位（Memory BIST）
  • 说明：按对角线方式排列或访问存储单元生成的位图。常用于检测阵列中的耦合故障或结构性缺陷。
  • 例句：A diagonal bitmap helps identify coupling faults across memory rows and columns.

E

equivalent

  • 释义：等价的 / 等效的
  • 场景：形式验证（Formal Verification）、逻辑综合优化、网表比对（LVS/LEC）、测试向量生成
  • 说明：指两个设计实体（如RTL与网表、不同实现方案）在功能行为或电气特性上完全一致，是验证流程通过的核心判据。
  • 例句：After logic optimization, we ran a formal equivalence check to prove that the gated-clock netlist is functionally equivalent to the original RTL design.

F

G

H

I

integrity

  • 释义：完整性（数据完整性/信号完整性）
  • 场景：数据存储校验、ECC、总线传输、SI（Signal Integrity）分析
  • 说明：表示数据或信号在传输或存储过程中未被篡改或损坏。是可靠性设计的重要指标。
  • 例句：ECC is used to ensure data integrity in the memory subsystem.

integrate

  • 释义：集成；整合
  • 场景：SoC 设计、IP 集成、系统级设计
  • 说明：将多个模块或 IP 组合到同一芯片或系统中协同工作。是 SoC 开发的核心步骤之一。
  • 例句：The SoC integrates multiple peripheral IPs including UART and SPI controllers.

instance

  • 释义：实例（模块实例）
  • 场景：RTL 设计、层次化结构、网表、综合
  • 说明：指某个模块在设计中的具体调用或拷贝。一个模块可被实例化多次形成不同实例。
  • 例句：The top module contains four instances of the FIFO block.

IR drop

  • 释义：压降（电源电压下降）
  • 场景：电源完整性（PI）、后端分析、功耗与可靠性评估
  • 说明：电流流经电源网络电阻产生的电压损失（V = I×R）。过大会导致功能异常或时序违例。
  • 例句：Excessive IR drop on the power grid may cause logic failure at high load.

inverse

  • 释义：反向的；取反的
  • 场景：数字逻辑、信号极性、控制信号（active-low）
  • 说明：表示信号或数值被逻辑翻转（0↔1）。常用于反相输入或低有效控制。
  • 例句：The reset signal is active-low, so the design uses an inverse polarity.

implement

  • 释义：实现；实施
  • 场景：RTL 设计、算法硬件化、系统开发
  • 说明：将设计方案或功能转化为可运行的硬件或代码。是从规格到电路的关键步骤。
  • 例句：The encryption engine is implemented in hardware for higher performance.

J

K

L

layout

  • 释义：版图；物理布局
  • 场景：后端设计（P&R）、物理实现、版图设计（IC Layout）
  • 说明：将电路在硅片上转化为几何图形与层次结构的物理表示。直接决定面积、性能与可制造性。
  • 例句：The final layout must pass DRC and LVS before tape-out.

M

metastability

  • 释义：亚稳态
  • 场景：数字电路时序、跨时钟域、触发器采样
  • 说明：触发器采样建立保持时间不满足时进入的不确定中间态，最终会随机稳定到0或1。
  • 例句：Metastability is unavoidable when sampling asynchronous signals across different clock domains.

multiplex

  • 释义：多路复用
  • 场景：数据通路选择、总线仲裁、资源时分共享
  • 说明：利用多路选择器（MUX）根据控制信号从多个输入中选取一路输出，以牺牲少量组合逻辑延迟为代价减少功能单元数量。
  • 例句：We multiplexed the inputs of the shared ALU to support both integer and floating-point operations within a single cycle, optimizing the core area.

migration

  • 释义：迁移 / 移植
  • 场景：工艺节点迭代（Node Shrinking）、EDA工具版本升级、遗留代码重构、平台移植（如FPGA转ASIC）
  • 说明：指将设计从一个工艺库、工具链或架构平台转移至新环境的过程，核心挑战在于确保功能等价性并优化面积、功耗与时序（PPA）。
  • 例句：The migration from the 28nm to the 12nm process node required extensive clock tree restructuring to meet the tighter timing constraints.

mechanism

  • 释义：机制
  • 场景：硬件实现策略、控制流程、协议处理、容错与功耗管理（如仲裁机制、重试机制、睡眠机制等）
  • 说明：指系统内部为实现某种功能而设计的运作方式或控制逻辑
  • 例句：The cache coherence mechanism ensures data consistency across multiple cores.

margin read

  • 释义：裕量读取；余量读
  • 场景：Flash/EEPROM 测试、可靠性验证、量产筛选
  • 说明：在更严格的读条件（偏置电压或判决门限）下读取存储单元，以评估数据保持裕量。用于检测潜在失效或弱单元。
  • 例句：A margin read is performed after programming to verify sufficient threshold voltage separation.

metal layer

  • 释义：金属层（互连层）
  • 场景：后端布线、RC 提取、电源网络设计
  • 说明：用于芯片内部信号与电源连接的导线层。不同层具有不同方向与电气特性。
  • 例句：Critical nets are routed on upper metal layers to reduce resistance.

multi-site probe card

  • 释义：多站点探针卡
  • 场景：晶圆测试（CP）、并行测试、量产效率优化
  • 说明：可同时测试多个裸片的探针卡。用于提高测试吞吐量。
  • 例句：A multi-site probe card significantly reduces wafer test time.

N

notch

  • 释义：晶圆缺口
  • 场景：现代晶圆定位、自动化制造、对准系统
  • 说明：替代平边的小缺口，用于标识晶圆方向与晶向。被设备用于自动对准。
  • 例句：Alignment marks are positioned with respect to the wafer notch.

O

optimize

  • 释义：优化
  • 场景：综合优化、时序优化、面积优化、功耗优化、布局布线优化
  • 说明：通过调整结构或参数，使设计在性能、面积或功耗等指标上达到更优权衡
  • 例句：The synthesis tool will optimize the logic to meet the target timing constraints.

P

pipeline

  • 释义：流水线
  • 场景：数字IC架构、CPU/ASIC设计、时序优化、数据通路
  • 说明：将组合逻辑拆分并插入寄存器，实现多指令并行执行，提升电路工作频率。
  • 例句：A five-stage pipeline can significantly increase the throughput of a RISC processor core.

PWL (Piecewise Linear)

  • 释义：分段线性波形（模型）
  • 场景：电源仿真、SPICE 建模、负载电流描述
  • 说明：用若干线性段逼近实际变化曲线以便仿真输入。常用于描述时变电流或电压。
  • 例句：The load current is modeled using a PWL source during Flash programming.

placement

  • 释义：单元放置；布局放置
  • 场景：后端设计、P&R（Place and Route）、物理实现
  • 说明：将标准单元或宏单元放置到芯片版图的具体位置。影响时序、拥塞与功耗。
  • 例句：Good placement is essential to achieve timing closure.

penalty

  • 释义：代价；性能损失；惩罚
  • 场景：时序分析、功耗优化、架构权衡、流水线设计
  • 说明：为获得某种设计目标而付出的额外开销或负面影响。常表现为延迟、面积或功耗增加。
  • 例句：Adding extra pipeline stages introduces latency penalty.

phantom

  • 释义：虚拟的；幽灵的（不可见但存在的对象）
  • 场景：版图工具、DRC/LVS、虚拟层或占位对象
  • 说明：表示在工具中存在但不对应实际物理图形的对象或标记。常用于占位、辅助检查或隐藏结构。
  • 例句：A phantom cell is used to reserve space without creating real geometry.

probe

  • 释义：探针；探测
  • 场景：晶圆测试（CP）、示波器测量、调试
  • 说明：用物理接触方式获取电信号或测试芯片功能。可指探针卡或测量探头。
  • 例句：The wafer is tested using a probe card during probe testing.

pitch

  • 释义：间距；节距
  • 场景：引脚排列、走线间距、存储单元阵列、封装焊球
  • 说明：相邻重复结构中心到中心的距离。决定集成密度与可制造性。
  • 例句：The bump pitch must match the substrate routing capability.

Q

R

ramp up slew rate

  • 释义：提高转换速率（加快边沿斜率）
  • 场景：时钟树、IO驱动、电源管理、电平转换、门级时序优化
  • 说明：通过增强驱动能力或减小负载，使信号上升/下降沿更陡，从而缩短过渡时间并改善时序裕量
  • 例句：The buffer size was increased to ramp up the slew rate of the clock signal and reduce setup violations.

redundancy

  • 释义：冗余
  • 场景：容错设计、可靠性提升、存储保护（如ECC、备份单元、冗余逻辑、冗余行列）
  • 说明：通过增加额外资源或路径，在故障发生时提供替代以保证系统正常工作
  • 例句：The memory macro uses row redundancy to replace defective cells during wafer testing.

regulator

  • 释义：稳压器；调节器
  • 场景：电源管理（PMU）、片上电源（LDO/DC-DC）、模拟模块供电
  • 说明：用于稳定输出电压或电流，使其不随输入或负载变化而波动。保证芯片各模块获得可靠电源。
  • 例句：The on-chip regulator provides a stable 1.2 V supply for the core logic.

retention

  • 释义：保持；保持能力（常指数据保持）
  • 场景：Flash/EEPROM、SRAM 掉电保持、可靠性测试
  • 说明：指在一定时间和环境条件下维持数据或状态不丢失的能力。是非易失存储的重要指标。
  • 例句：The Flash memory must guarantee 10-year data retention at 85 °C.

rotate

  • 释义：旋转（版图方向旋转）
  • 场景：宏单元摆放、Floorplan、IP 集成
  • 说明：改变模块在版图中的朝向（如 R0、R90、MX、MY）。可能影响电源连接、IO 方向及工艺规则。
  • 例句：The memory macro was rotated by 90 degrees to optimize routing.

routing

  • 释义：布线
  • 场景：P&R、物理实现、信号连接
  • 说明：在版图中用导线连接各单元引脚与模块。影响时序、拥塞与信号完整性。
  • 例句：Automatic routing completes all signal connections after placement.

routing over

  • 释义：跨越布线；上方布线
  • 场景：宏块上方布线、Floorplan、资源优化
  • 说明：在宏单元顶部使用高层金属进行信号或电源连接。可节省芯片面积但需满足规则。
  • 例句：High-level metals are used for routing over large memory macros.

resistance

  • 释义：电阻；阻值
  • 场景：互连建模、RC 提取、功耗与时序分析、模拟电路
  • 说明：表示导体对电流流动的阻碍程度。影响压降、延迟与功耗。
  • 例句：High wire resistance can degrade signal integrity and timing.

S

scenario

  • 释义：场景 / 工况
  • 场景：静态时序分析（STA）、功耗分析（Power Analysis）、功能验证计划制定
  • 说明：指代特定的时钟频率、电压温度（PVT）条件或操作模式组合，用于定义芯片在特定边界条件下的行为表现。
  • 例句：We must verify the setup time under the slow-slow process scenario and check leakage power in the sleep mode scenario.

skew

  • 释义：偏斜；时钟偏斜
  • 场景：时钟树设计、时序分析、后端物理实现、高速同步电路
  • 说明：同一时钟信号到达不同寄存器时钟端口的时间差值，过大会破坏建立保持时间，引发时序违例
  • 例句：CTS is used to minimize skew and ensure synchronous operation of all flip-flops.

stage

  • 释义：级；阶段；流水级
  • 场景：流水线设计、数据通路、时序划分、多级处理单元
  • 说明：指电路中由寄存器分隔的独立逻辑层级，用于拆分时序、提升工作频率
  • 例句：Each stage of the pipeline includes a register and corresponding combinational logic.

scheme

  • 释义：方案／机制
  • 场景：架构设计、算法策略、编码方式、协议实现（如仲裁方案、功耗管理方案、缓存策略等）
  • 说明：指为实现特定功能而设计的一整套方法或实现机制，通常包含规则与结构
  • 例句：A round-robin arbitration scheme was adopted to ensure fair access to the shared bus.

serial test module

  • 释义：串行测试模块
  • 场景：量产测试（ATE）、DFT、片上测试接口
  • 说明：通过串行链路与外部测试设备通信以控制或读取芯片内部状态。常用于替代并行测试以减少引脚数量。
  • 例句：The serial test module allows the ATE to access internal registers with minimal pin count.

sort

  • 释义：分选；筛选（晶圆级分档测试）
  • 场景：晶圆测试（Wafer Sort）、良率分档、量产流程
  • 说明：在晶圆阶段根据测试结果对裸片进行分类标记。用于筛除失效或分等级。
  • 例句：Dies are classified during wafer sort before packaging.

stimulus

  • 释义：激励；输入激励
  • 场景：功能验证、仿真 Testbench、ATE 测试
  • 说明：施加到设计输入端以驱动其行为的信号或数据序列。用于验证功能正确性。
  • 例句：Random stimulus is applied to achieve better coverage in simulation.

T

throughput

  • 释义：吞吐量；处理速率
  • 场景：数字IC架构设计、数据通路、高速接口、流水线优化
  • 说明：单位时间内电路可处理的数据量或事务数，是衡量系统处理能力的关键指标
  • 例句：Pipeline design significantly improves the throughput of the data path.

tracking

  • 释义：跟踪／追踪
  • 场景：时钟与数据恢复（CDR）、PLL锁定过程、PVT补偿、时序监测、信号对齐
  • 说明：指电路动态跟随某个变化目标（如频率、相位、电压或温度），以保持稳定或同步
  • 例句：The PLL continuously tracking the input clock phase to maintain lock under voltage variations.

tape-out

  • 释义：流片；送版制造
  • 场景：芯片开发流程、设计定版、进入制造阶段
  • 说明：设计最终定版并提交给晶圆厂制作光罩与晶圆。标志着设计阶段结束。
  • 例句：The team completed timing closure before tape-out.

U

utilization

  • 释义：利用率；资源利用率
  • 场景：数字IC后端布局布线、FPGA资源规划、芯片面积规划
  • 说明：指芯片核心区域内标准单元、存储器等资源被占用的比例，影响布线拥挤度与时序收敛
  • 例句：The utilization of standard cells is controlled between 70% and 85% for better routing.

V

W

wafer flat

  • 释义：晶圆平边
  • 场景：晶圆定位、工艺对准、版图放置规则
  • 说明：早期晶圆边缘的一段直边，用于指示晶向与定位方向。常作为版图方向参考。
  • 例句：The die orientation is defined relative to the wafer flat.

X

Y

yield

  • 释义：良率；成品率
  • 场景：晶圆制造、量产评估、DFM、测试分析
  • 说明：表示在制造过程中符合规格的芯片比例。直接影响生产成本与商业可行性。
  • 例句：Process optimization improved the wafer yield to over 95%.

Z